Тема лекции 3. Функциональные узлы. Шифраторы и дешифраторы. Мультиплексоры и демультиплексоры. Компаратор.
Основные блоки ЦУ делятся на два основных класса:
— комбинационные схемы или схемы без памяти .
— последовательностные схемы (конечные автомаы или схемы с памятью).
К комбинационным схемам относятся шифраторы и дешифраторы, мультиплексоры и демультиплексоры, компараторы, одноразрядные сумматоры.
Дешифратор — это комбинационная схема, преобразующая код, подаваемый на входы, в сигнал на одном из выходов. Если на входы дешифраторов подаются двоичные переменные, то на одном из выходов дешифратора вырабатывается сигнал — 1, а на остальных — 0.
Шифратор выполняют функцию, обратную функции дешифраторов, т.е. при возбуждении одного из входов шифратора на его выходах образуется двоичный код, отображающий номер возбужденного входа. В общем случае двоичный код шифраторов имеет 2п входов и n выходов.
Система уравнений, описывающая работу дешифратора, имеет следующий вид:
где x1(i=0, n-1) — двоичные переменные на входах дешифратора . Рm(m=0,2n-1) выходы дешифратора. Для x=3 получим:
P0=
2
1
0 . P1=
2
1x0 . P2=
2x1
0 . P3=
2x1x0 .
P4=x2
1
0 . P5=x2
1x0 . P6=x2x1
0 . P7=x2x1x0.
Отсюда видно, что для реализации одноступенчатого дешифратора на три входа достаточно иметь восемь схем И. На рис. 3.1 представлен дешифратор на три входа на схемах И-НЕ.
Дешифратор с требуемыми входами и выходами может быть получен из одноступенчатых дешифраторов путем их наращивания.
Рис. 3. 1. Структурная и логическая схемы дешифратора
Рис. 3.2. Структурная схема дешифратора на 32 выхода
На рис. 3.2 показана схема дешифратора на 32 выхода посредством трехвходовых стробируемых дешифраторов. На этой схеме старшие разряды x5, х4, х3 дешифрируются на первом дешифраторе при C=1. Единичные уровни с выхода этого дешифратора включают один из дешифраторов второй ступени по его стробирующему входу и дешифрируют три младших разряда входного слова.
Шифраторы выполняют функцию, обратную функции дешифраторов, т.е. при возбуждении одного из входов шифратора на его выходах образуется двоичный код, отображающий номер возбужденного входа. В общем случае двоичный код шифраторов имеет 2п входов и n выходов. Правило функционирования шифратора приведено в табл. 3.1.
Из таблицы имеем:
У0 = P1 + P3 + P5 + P7 + P9 .
У1 = P2 + P3 + P6 + P7 .
У2 = P4 + P5 + P6 + P7 .
У 3 = P8 + P9 .
На рис. 3.3 приведена схема шифратора, реализующая функции приведенной в табл. 3.1.
Таблица 3.1.
| x9 | x8 | x7 | x6 | x5 | x4 | x3 | x2 | x1 | x0 | y3 | Y2 | Y1 | y0 |
Рис. 3.3. Структурная и логическая схемы шифратора
